复旦大学在二维电子器件工程化道路上再获里程碑式突破！实盘配资排行榜
二维材料因其单层厚度下的优异电子特性及范德华异质结构的能带调控能力，显著扩展了硅技术的器件缩放潜力，并催生了全新器件机制。工业界与学术界长期追求集成突破，以期在系统层面展现二维电子学优势。然而，现有技术面临三大挑战：CMOS芯片表面粗糙度（典型值1–2 nm）引发表面随机应力与界面空气间隙，影响二维材料电学特性；三维架构与封装过程中的电-热-机械冲击易损伤敏感二维材料；二维电子学与成熟CMOS平台间缺乏跨平台系统设计与兼容性验证方法。
鉴于此，复旦大学周鹏教授和刘春森青年研究员报道了一种通过原子器件到芯片（ATOM2CHIP）技术实现的全功能二维NOR闪存芯片。该技术结合了优异的二维电子器件作为存储核心与强大的CMOS平台以支持复杂指令控制。ATOM2CHIP蓝图包括全栈片上工艺和跨平台系统设计，提供了从新兴器件概念到实用芯片的完整框架。全栈片上工艺通过平面集成、三维架构和芯片封装，实现了基于全芯片测试的94.34%高良率。跨平台系统设计则处理了二维电路设计和二维-CMOS模块兼容性验证，使芯片具备8位命令、32位并行、指令驱动和随机访问等复杂功能。这些成果展示了一种高效的系统集成策略，凸显了二维电子系统的优势。相关研究成果以题为“A full-featured 2D flash chip enabled by system integration”发表在最新一期《nature》上。作为全球首颗二维-硅基混合架构芯片，攻克了新型二维信息器件工程化的关键难题为新一代颠覆性器件缩短应用化周期提供范例也为推动信息技术迈入全新高速时代提供强力支撑。
值得一提的是，这也是复旦大学刘春森青年研究员2025年发的第二篇nature，周鹏教授2025年第四篇正刊！
刘春森，青年研究员，博导。2015年在吉林大学电子科学与技术学院获得微电子学士学位；2019年在复旦大学微电子学院获得博士学位；2019-2021年在复旦大学计算机学院从事博士后研究；2021年7月至今，在复旦大学芯片与系统前沿技术研究院担任青年研究员。主持了国家重点研发计划和上海市基础研究特区等项目，曾获国家教育部U40、自然基金委优青、上海市科技创新启明星和复旦大学学术之星等荣誉。
周鹏，复旦大学微电子学院副院长，教授，博士生导师，国家杰出青年科学基金获得者。2000年获得了复旦大学物理学学士；2005年毕业于复旦大学物理系获博士学位。2005年7月至2008年4月任复旦大学微电子学院助理研究员。2008年5月至2013年12月任复旦大学微电子学院副研究员。2013年担任复旦大学微电子学院教授。2016年获国家自然科学基金优秀青年科学基金资助，2018年入选科技部中青年领军人才，2019年获国家杰出青年科学基金资助，入选第四批国家“万人计划”科技创新领军人才。2019年5月起任复旦大学微电子学院副院长。
【基于ATOM2CHIP技术的二维闪存芯片】
ATOM2CHIP蓝图如图1a所示，将原子器件概念转化为流片验证的芯片。全栈片上工艺包含三大创新：共形粘附工艺缓解粗糙CMOS表面的残余应力；模块化三维架构将器件不兼容性转化为二维-CMOS模块接口设计；二维友好封装方法通过区域特异性静电放电保护与低热应变预算封装减轻ETM损伤。跨平台系统设计涵盖串扰抑制电路、兼容负压/高压的CMOS电压域及二维感知阻抗匹配设计。基于该技术，作者在0.13 µm CMOS平台上集成二维NOR闪存模块，制成芯片。作者展示了采用0.13 µm技术节点制造的8英寸CMOS晶圆及芯片光学图像（图1b），核心电路模块包括I/O、字线/位线/源线缓冲器、感测放大器、电源开关、上电复位电路和逻辑控制电路。图1c中1 Kb芯片通过玻璃钝化层与贯穿玻璃通孔实现隔离与通信。图1d的电子显微镜图像确认了集成结构与界面清洁度。
图 1. 采用 ATOM2CHIP 技术实现的全功能 2D 闪存芯片
【全栈片上工艺】
二维闪存模块通过后端兼容集成于粗糙CMOS芯片（图2a左）。其三维架构（图2a中）以单层MoS₂为沟道、HfO₂/Pt/HfO₂为存储堆叠。模块化设计（图2a右）将二维核心与CMOS平台作为独立模块，通过专用接口连接，有效转化兼容性问题。针对CMOS表面均方根粗糙度1.35 nm引发的应力问题（图2b），共形粘附工艺通过逐步释放转移与多步退火实现材料稳定附着（图2c）。该工艺使器件阈值电压分布呈现紧密区分（图2d），显著提升均匀性。在封装方面，二维友好策略（图2e）包含：区域特异性静电放电保护（ESD1–4）；室温低压超声波键合将泄漏电流降至<1 pA；室温固化粘合剂减少热损伤；光刻胶封装防止环境退化。
图 2. 全栈片上工艺
【跨平台系统设计】
作者进一步展示了跨平台兼容性验证方法（图3a）：首先设计基于NOR架构的串扰抑制电路，提取参数后开发兼容CMOS模块，最终通过仿真验证系统。半选方案将二维-CMOS接口压降限制在7 V，避免击穿并简化电荷泵设计。针对负压操作风险，图3b的隔离NMOS采用隔离环与深N阱实现局部负压应用，埋入N阱增强耐压能力。阻抗匹配设计优化缓冲器反相器链（图3c），逻辑努力技术将传播延迟最小化。感测放大器通过隔离位线电容（图3d），使SA2读取时间减少70%并准确读取数据。时序验证（图3e）显示芯片支持指令驱动操作、32位并行编程与随机访问。
图 3. 跨平台兼容性验证方法
【全芯片功能演示与测试】
测试系统通过传输指令，直流电源与任意波形发生器提供信号支持（图4a）。数据流显示：上电复位后，逻辑模块解析指令，电源开关调整电压域，缓冲器施加脉冲至存储阵列（图4b）。全芯片测试在5 MHz时钟与500 ns脉冲下实现94.34%良率，超越国际半导体技术路线图对闪存制造89.5%的要求。棋盘格编程测试达到93.55%单元正确率（图4c），仅三个单元误编程，证实串扰抑制有效。功耗方面，编程、擦除与读取的功耗分别为5.2 mW、6.25 mW与5.7 mW，媲美商用NOR闪存。二维闪存单元编程能耗仅0.644 pJ/位，在嵌入式应用中潜力显著。
图 4. 基于全芯片测试的全功能演示
【总结】
本文通过ATOM2CHIP技术成功演示了全功能二维NOR闪存芯片。全栈片上工艺通过解决CMOS电路随机粗糙度导致的随机应力及传统芯片封装损伤，实现了94.34%的高良率。制备的二维闪存单元支持20 ns快速操作和0.644 pJ/位的低能耗。提出的跨平台系统设计提供了确保采用新兴机制的二维电子学与成熟CMOS平台兼容的方法论。该二维NOR闪存芯片在5 MHz时钟下展现出指令驱动操作、32位并行和随机访问能力。本工作为将前景广阔的二维电子学概念转化为实际应用提供了可行的技术路径。
来源：高分子科学前沿
声明：仅代表作者个人观点，作者水平有限，如有不科学之处，请在下方留言指正！
利鸿网配资提示：文章来自网络，不代表本站观点。
- 上一篇：股票配资最新消息 美国科学家在荒野徒步时获得诺贝尔医学奖，妻子打开手机后尖叫，他还以为遇到了灰熊
- 下一篇：没有了
相关文章
沪深京指数
推荐资讯